Details

Autor: Falko Guderian
Titel: Developing a Design Flow for Embedded Systems
Typ: Dissertation
Fachgebiet: Informationstechnik
Reihe: Mobile Nachrichtenübertragung, Nr.: 61
Auflage: 1
Sprache: Englisch
Erscheinungsdatum: 19.02.2013
Lieferstatus: Lieferbar
Umfang: 172 Seiten
Bindung: Soft
Preis: 49,00 EUR
ISBN: 9783938860618
Umschlag: (vorn)
Inhaltsverzeichnis: (pdf)


Bestellung

Abstrakt in Englisch

This thesis covers the electronic system level (ESL) design of embedded systems motivated by the practical relevance of these systems. Thereby, the design concepts have been extended according to the state of the art addressing an early design stage. This includes a new methodology, new models, and new methods aiming at an improved time, quality, and cost for the design of embedded systems. A special focus is set to the future many-core system-on-chips (SoCs) composed of clusters, where each cluster represents a set of heterogeneous intellectual property (IP) cores. The developed methodology realizes a more systematic ESL design. Moreover, the implemented system functions are inter-dependent and integrated in the system models. Principally, a separation into computation resources, data logistic resources, and resource management is followed. In addition, the developed design methods solve complex design problems of the targeted many-core SoCs. A new programming language for the design automation is also deployed in the course of this thesis. It allows to develop, manage, and optimize design flows. Finally, the contributions of this thesis are demonstrated in a case study for the heterogeneous multicluster architecture.

The First part of this thesis introduces the new concept of an executable design flow and describes a unified methodology for the systematic development of design fows. A First example illustrates the functional design of a digital Filter. Then, the modeling of systems and design flows is unified. It is shown that domain-specific design flows can also be derived from a unified abstract design flow model. The λ-chart, proposed in this thesis, represents a flow model for the ESL design of many-core SoCs. Moreover, the developed system functions of the targeted many-core SoCs are presented to be further integrated in the simulation models. In this context, two new schemes for the fair arbitration of link bandwidth in a network-on-chip have been developed. Another important contribution concerns the introduction of several design methods solving the design problems of the many-core SoCs. This includes two estimation techniques and several formulations of optimization problems via mixed-integer linear programming
and genetic algorithms.

Further important contributions relate to new automation features for ESL design. The presented programming language allows for developing design flows in terms of a computer program, used by the introduced automation tools. In addition, the simulation models, design methods, and automation functions are accessible for a wider community via a development framework. An integrated development environment combines the development of design flows with the available solutions of the design problems.

In the final part of this thesis, a case study of the heterogeneous multicluster architecture demonstrates the usage of the ESL design methodology, simulation models, and design methods under realistic conditions. First, the focus is on the search of suitable input parameters of the design methods. Then, a systematic dimensioning of the multicluster architecture will be applied in terms of the necessary computation resources. Thereafter, an adequate interconnect topology is generated. This allows to compare the available arbitration schemes concerning their impact on the system performance. In addition, a performance evaluation of several estimators of cluster load is applied. The case study shows that the design flow of future many-core SoCs includes various complex design problems. They can be effciently solved through an ESL design avoiding the time-consuming simulations at a lower abstraction level, such as register-transfer level.

Abstrakt in Deutsch

Die vorliegende Arbeit behandelt die Thematik des Systementwurfs von eingebetteten Systemen, welche immer häufiger im technischen Kontext Anwendung finden. Dabei wurden bestehende Entwurfskonzepte nach dem Stand der Technik erweitert. Das beinhaltet neue Methodiken, Modelle und Methoden. Die Arbeit beschränkt sich auf den Entwurf neuartiger Ein-Chip-Vielkernsysteme, bestehend aus Rechenclustern, die eine verschiedenartige Menge von Rechenkernen mit separaten Speicher- und Pheripherieelementen enthalten. Die entwickelten Verfahren berücksichtigen eine Vielzahl sich gegenseitig beeinflussender Systemfunktionen und werden zusammenhängend in einem Entwurfsfluss verwendet. Die Systemfunktionen sind dabei grundsätzlich anhand der Berechnungsressourcen, Datenlogistikressourcen und des Ressourcenmanagements unterteilt. Dabei wird auf einer höheren Abstraktionsebene modelliert und die Entwurfsraumexploration findet in einem frühen Stadium statt. Im Rahmen dieser Arbeit kommt eine neuartige Ablaufsprache für den automatischen Entwurf zum Einsatz, um bedarfsgerecht Entwurfsflüsse entwickeln, verwalten und optimieren zu können. Abschließend werden die genannten Forschungsbeiträge anhand eines Anwendungsfalles für die heterogene Mehrclusterarchitectur demonstriert.

Der erste Teil der Arbeit erläutert das Konzept des ausführbaren Entwurfsflusses und beschreibt eine vereinheitlichte Methodik für die systematische Erstellung von Entwurfsflüssen. Als einführendes Beispiel dient der funktionale Entwurf eines digitalen Filters. Der anschließende Teil der Arbeit vereinheitlicht die Modellierung von Systemen und Entwurfsflüssen. Es wird gezeigt, dass konkrete Entwurfsflüsse anhand eines vereinheitlichten Entwurfsflussmodells erstellt werden können. Das im Rahmen der Arbeit entstandene λ-chart repräsentiert ein Entwurfsflussmodell für Ein-Chip-Vielkernsysteme. Im Anschluss, werden die entwickelten Systemfunktionen von Ein-Chip-Vielkernsystemen vorstellt, um als Grundlage für die angewendeten Simulationsmodelle zu dienen. In diesem Zusammenhang werden zwei neue Techniken zur fairen Verteilung von Netzwerkbandbreite vorstellt. Die Verfahren wurden für Kommunikationsnetzwerke entwickelt, die auf einem Chip integriert sind. Eine weitere wichtige Forschungsleistung beinhaltet die Einführung mehrerer Methoden zur Lösung von Entwurfsproblemen der untersuchten Systeme. Diese beinhalten zwei Schätzverfahren und mehrere Formulierungen von Optimierungsproblemen mittels linearer Programmierung und genetischer Algorithmen.

Weitere wichtige Beiträge der Arbeit stellen neue Lösungen zur Entwurfsautomatisierung auf Systemebene dar. Die Ablaufsprache ermöglicht eine Entwicklung von Entwurfsflüssen im Sinne eines Computerprogrammes unterstützt durch Automatisierungswerkzeuge. Die entwickelten Modelle, Methoden und Automatisierungsfunktionen stehen einem breiten Nutzerkreis mittels eines Programmierungsframeworks zur Verfügung. Des Weiteren vereinigt die bereitgestellte Entwicklungsumgebung die Erstellung von Entwurfsflüssen mit der Wiederverwendung von Lösungen zu den bearbeiteten Entwurfsproblemen. Für Letztere stehen die im Framework integrierten Simulationsmodelle und die Entwurfsmethoden zur Verfügung.

Zum Ende der Arbeit werden die entwickelten Methodiken, Modelle und Methoden mittels eines Anwendungsfalles zu einer Mehrclusterarchitektur unter realistischen Bedingungen erprobt. Zu Beginn steht die Suche geeigneter Eingabeparameter für die zu verwendenden Entwurfsverfahren im Mittelpunkt. Danach erfolgt eine systematische Auslegung der Mehrclusterarchitektur hinsichtlich der notwendigen Berechnungsressourcen. Daraufhin wird eine geeignete Netzwerkstruktur generiert. Im Anschluss steht ein Vergleich der verfügbaren Arbitrierungsprotokolle hinsichtlich des Einflusses auf die Systemleistung im Vordergrund. Außerdem wird die Analyse verschiedener Lastverteilungsverfahren mit dem Ziel vorgenommen, eine gleichmäßige Auslastung der Rechencluster zu gewährleisten. Die Fallstudie zeigt, dass ein Entwurfsfluss von Ein-Chip-Vielkernsystemen vielfache Optimierungsprobleme beinhaltet, die insbesondere auf Systemebene effizient gelöst werden. Dadurch kann auf zeitintensive Simulationen auf niedrigeren Abstraktionsebenen, z.B. Registertransferebene, verzichtet werden.