Details

Abstrakt in Englisch

The design paradigm for wireless radio terminals has experienced major changes in the last decades. Novel transceiver design principles encourage to move the digital signal processing closer to the antenna while reducing the amount of analog off-chip components. This design methodology gives the ability to built fully reconfigurable radios which are capable of operating at any frequency band and with any communication standard. As a consequence thereof, the requirements on the remaining analog components increases while the overall power consumption of the radio has to remain at the same level. A key component in every modern receiver architecture is the Analog-to-Digital Converter (ADC). It faces even tougher specifications in the sampling rate and the quantization resolution compared to conventional receivers due to the reduced analog processing.

In this work, we investigate the process of analog-to-digital conversion in the light of direct bandpass (BP) signal sampling in detail. The behavior at each stage of the ADC is studied, basic performance limitations are discussed and a framework to determine feasible parameters is proposed. This work simplifies the parameterization of the bandpass sampling ADC (BP-ADC) and can be used to explore novel aspects in receiver design. For this purpose, the ADC is split into its two basic blocks: sampling and quantization. For BP sampling, the sampling stage is of fundamental importance as it deals with the time-discretization and the down-conversion of the desired signal simultaneously. In particular, we focus on the impact of realistic sampling circuits, i.e., sample-and-hold or track-and-hold, on the signal-to-noise ratio (SNR) of the desired receive signal. Furthermore, the problem of sampling jitter is investigated and its limitations on the SNR of the BP-ADC are shown. Finally, a framework to find feasible ADC configurations is proposed. It was found that considering the filter characteristics of the sampling circuit is indispensable for BP-ADCs. This property was often neglected for such applications. Moreover, the BP-ADC needs to comply with the certain sampling jitter requirements and a minimum quantization resolution to ensure a predefined noise figure of the receiver. The obtained sets of feasible ADC parameters give a prediction on the expected power consumption and allows the selection of an appropriate ADC topology.

This work is enhanced by an advanced receiver architecture, which inherently compensates random phase rotations due to imperfect down-conversion mixing with jittered sampling. It is shown that using a shared clock signal with the same phase noise realization for the mixer and sampler dramatically improves the SNR performance of the receiver without any additional digital post-processing.

Abstrakt in Deutsch

Die klassischen Paradigmen für den Entwurf mobiler Sender- und Empfängerarchitekturen im Mobilfunk haben in den letzten Jahrzehnten tiefgreifende Veränderungen erfahren. Neuartige Entwurfskonzepte für moderne Empfängerarchitekturen sehen eine frühzeitige digitale Signalverarbeitung, nahe der Empfangsantenne, vor. Die entwickelten Konzepte haben das Ziel die Anzahl an analogen, nicht integrierten Komponenten zu reduzieren. Gleichzeitig ermöglichen Sie die Umsetzung eines voll konfigurierbaren Radios, welches eine Vielzahl an Frequenzbändern und verschiedene Kommunikationsstandards verarbeiten kann. Als Konsequenz der frühzeitigen Digitalisierung des Empfangssignals müssen die Komponenten des Empfängers deutlich höheren Anforderungen, bei nahezu gleichen Leistungsverbrauch, genügen. Eine Schlüsselkomponente jeder modernen Empfängerarchitektur ist der Analog-zu-Digital Wandler (ADC). Dessen Spezifikationen bezüglich der Abtastrate, Genauigkeit des Abtastzeitpunktes und der Quantisierungsauflösung sind deutlich höher anzusetzen, vergleicht man diesen mit konventionellen Empfängerstrukturen. Dies resultiert vor allem aus der Verschiebung einzelner analogen Verarbeitungsschritte in die digitale Domäne.

Im Rahmen dieser Arbeit wird das Konzept der Analog-zu-Digital Wandlung, mit den Fokus auf die Direktabtastung von Bandpass (BP) Signalen, untersucht. Hierfür wird das Verhalten des ADCs stufenweise betrachtet, die grundlegenden Faktoren der Leistungsbegrenzung diskutiert und ein Rahmenwerk zur Parametrisierung des ADCs vorgestellt. Mit Hilfe dieser Arbeit wird die Auswahl geeigneter Parameter des ADCs zur Direktabtastung von BP Signalen vereinfacht. Dies kann wiederum dazu genutzt werden, neuartige Konzepte für moderne Sender-Empfängerarchitekturen zu entwickeln. Dabei wird der ADC zunächst in seine zwei Grundbestandteile eingeteilt: Abtastung und Quantisierung. Die Abtastung ist von grundlegenden Interesse für den Empfang von BP Signalen, da sie sowohl die Zeitdiskretisierung als auch das Heruntermischen des gewünschten Signals beschreibt. Die vorliegende Arbeit fokussiert sich hierbei vor allem auf den Einfluss von realistischen Abtastschaltungen (Sample-and-hold, Track-and-hold). Des Weiteren wird das Signal-zu-Rauschleistungsverhältnis (SNR) vor und nach der Analog-zu-Digital Wandlung untersucht. Neben den deterministischen Eigenschaften der Abtastung wird auch der Einfluss von Abweichungen vom idealen Abtastzeitpunkt (Abtastjitter) für BP Signale analysiert. Daraus folgend werden wesentliche Limitierungen des Bandpass ADC (BP-ADC) abgeleitet. Abschließend wird ein Rahmenwerk zur Berechnung möglicher Parameter des BP-ADC vorgeschlagen. Dabei wurde festgestellt, dass das Einbeziehen der Filtercharakteristik des Abtast-Halte-Gliedes für den Empfang von BP Signal mit Techniken der Unterabtastung notwendig ist. Diese Eigenschaft wird oftmals vernachlässigt und führt zu einer deutlich Reduzierung der Leistungsfähigkeit des BP-ADCs. Neben der Filtercharakteristik muss für eine vorher festgelegte Rauschzahl des Empfängers sichergestellt werden, dass sowohl die Anforderungen an Abtastjitter als auch eine minimale Quantisierungsauflösung eingehalten werden. Die daraus resultierenden Parameter des BP-ADCs können dazu genutzt werden die Leistungsaufnahme neuartiger Empfängerkonzepte abzuschätzen und geeignete ADC Topologien auszuwählen.

Zusätzlich zu der Untersuchung des BP-ADCs wird in der vorliegenden Arbeit eine neuartige Empfängerarchitektur vorgestellt, welche den Effekt einer zufälligen Phasenrotation durch nicht-ideales, fehlerhaftes Heruntermischen mittels Abtastjitter inhärent kompensiert. Es wird gezeigt, dass das SNR durch die Nutzung eines gemeinsamen Taktsignals mit gleicher Realisierung des Phasenrauschens für Mischer und Abtaster deutlich gesteigert werden kann. Hierzu wird keine weitere digitale Nachverarbeitung des Empfangssignals benötigt.