Details

Abstrakt in Englisch

Simultaneously improving both, computational power and energy efficiency, represents one of the major challenges in the development of future hardware systems. In this regard, the systems’ manufacturing process as well as the hardware architecture must be examined. Concerning architecture design, the combination of different types of processing elements (PEs) in a single chip, is a recent trend. A smart management of these PEs allows an increase in computational power as well as energy efficiency. In this work a dedicated scheduling unit called CoreManager is proposed to control heterogeneous Multiprocessor Systems-on-Chips (MPSoCs). This unit is responsible for dynamically distributing atomic tasks on different PEs as well as managing the inherent data transfers. For this purpose, a runtime analysis of the data dependencies is firstly performed. Based on this analysis, a schedule is created to allocate the PEs and explicitly reserve and administrate the local memories. The results of the dynamic data dependency analysis are additionally reused in order to increase data locality. In particular, required data are kept in the local memories, thus reducing the number of transfers from the global memories. The CoreManager has been profiled in order to expose the most time consuming components. Dynamic data dependency check was found to be the limiting factor regarding system scalability. An extension of the instruction set architecture of the CoreManager has been developed and integrated to solve this issue. This extension allows speeding-up the data dependency check process and other CoreManager components, thus increasing performance while reducing energy consumption. A battery-aware mode of operation of the CoreManager is introduced, which allows extending the lifetime of the system. Furthermore, a failure-aware dynamic task scheduling approach for unreliable heterogeneous MPSoCs was integrated in the CoreManager. It enables a detection and isolation of erroneous PEs, connections and memories. By applying these approaches the efficient management of heterogeneous MPSoCs is enabled.

Abstrakt in Deutsch

Eine Erhöhung der Rechenleistung bei einer gleichzeitigen Verbesserung der Energieeffizienz ist eine der Hauptaufgaben bei der Entwicklung zukünftiger Hardwaresysteme. Hierbei muss sowohl der Herstellungsprozess als auch die Hardware-Architektur betrachtet werden. Ein vielversprechender Ansatz für eine Verbesserung der Hardware-Architektur besteht darin, mehrere heterogene Prozessoren auf einem Chip zu integrieren. Hierbei kann, bei einer intelligenten Verteilung der Aufgaben, sowohl die Rechenleistung als auch die Energieeffizienz erhöht werden. In dieser Arbeit wird ein dedizierter Task-Scheduler, genannt CoreManager, konzipiert und entworfen. Dessen Aufgabe ist es, atomare Tasks dynamisch in einer heterogenen Plattform auf Prozessorelemente (PE) zu verteilen. Die Datenabhängigkeiten der Tasks werden zur Laufzeit analysiert. Anhand dieser Abhängigkeiten wird ein Schedule aufgebaut. Pro zessorelemente werden daraufhin allokiert und der lokale Speicher explizit reserviert und verwaltet. Ein Management der Datentransfers erlaubt eine Erhöhung der Datenlokalität. Dies wird durch eine Wiederverwendung der Resultate der dynamischen Datenabhängigkeitsanalyse erreicht. Eine Analyse der Abarbeitung des CoreManagers hat ergeben, dass die dynamische Datenabhängigkeitsanalyse der zeitaufwendigste Teil der Abarbeitung ist. Um die Skalierung des CoreManagers zu verbessern, wurde dieser um einen anwendungsspezifischen Befehlssatz erweitert. Die weiteren Komponenten des CoreManagers wurden ebenfalls beschleunigt. Bei einer batteriebetriebenen Abarbeitung erlaubt es eine Anpassung der Verfahren im CoreManager, die Systemlaufzeit zu verlängern. Des Weiteren erfolgte eine Anpassung des CoreManagers, um eine fehlerfreie Abarbeitung von Tasks sicherzustellen. Hierbei werden fehlerhafte Prozessoren, Verbindungen und Speicher erkannt, markiert und gegebenenfalls isoliert. Unter Verwendung dieser Ansätze und Verfahren ist ein effizientes Management von heterogenen MPSoCs möglich.